用集成芯片74ls90数字钟的设计文档

带闹钟和音乐电路的程序，不过定时后会一直响，还没想好怎么修改

要想构成数字钟，首先应有一个能自动产生稳定的标准时间脉冲信号的信号源。还需要有一个使高频脉冲信号变成适合于计时的低频脉冲信号的分频器电路，即频率为1HZ的“秒脉冲”信号。经过分频器输出的秒脉冲信号到计

1.能进行正常的时、分、秒计时功能，分别由6只数码管显示24小时、60分、60秒；2、按下FPGA上的“清零”键，时、分、秒能从00：00：00开始计时；3、利用FPGA上的扬声器实现整点报时功能，当

简易数字钟的设计通过使用特定的编译选项，c代码转换和编译器的特性；可以使用户的c代码执行速率达到最高。在编写代码时，一点更要考率数据类型的大小，可以通过编译器的优化选项来对程序经行优化，

包括60单独进制和24进制,采用vhdl语言设计各个子文件,顶层原理图设计。

eda数字钟讲述了使用verilog编程实现数字时钟的办法，文件夹内包含代码。

基于ewb版的简易数字钟设计，基本数字钟，闹钟，整点报时，秒表，校准，星期，功能切换

简易数字钟设计说明，基于单片机技术，提供详细制作步骤和所需材料清单。

报告，电路图，原设计全都有的数字钟，多功能数字钟、、、、、

EDA工具的设计流程、VHDL语言的结构和语法，以及软件模拟波形仿真