CORDIC算法Verilog实现，带testbench

CORDIC算法可计算正弦、余弦、正切、反正切等等。有人评价CORDIC为算法中的瑞士军刀。

本资源为基于VHDL的CORDIC算法，可以输出sin和cos的信号波形。迭代深度为28位，数据宽度为28位，可满足锁相环和信号发生器的应用。通过modelism仿真验证和实际DA输出验证。

正弦余弦输出，有测试文件，完美运行。坐标旋转数字计算机CORDIC(COordinateRotationDIgitalComputer)算法，通过移位和加减运算，能递归计算常用函数值，如Sin，Cos

本程序是cordic算法的VHDL语言实现，在实际中证明，效果和精度都不错。

vivado中FFT核的调用配置及Verilog HDL 版本的testbench.v文件

arm可综合verilog代码用synplify综合了一下16000多门可以跑uclinux（我的电脑不行再modelsim下跑了一下，就傻呼傻呼的不动了）看了一下代码，不怎么懂，共享出来大家一

以后不需要再手写Testbech了，直接用这个就可以，输入你的verilog源码，直接就生成了可以测试的Testbench了。

Verilog 设计与验证——逻辑验证与Testbench 编写

i2c主控的verilog源码，可实现控制诸如24C02的I2C器件。支持选择性写/读，支持连续的写/读。

修改了原code中不合理的地方：1、不符合I2C标准的端口处理方式 2、增加io_pad接口模块 3、testbench中增加I2C协议上拉电路 4、修改了原设计中sda信号输出方式不完善的地方 5、