DE0数字钟

authorware圆形数字钟~作业上交~aaaaaaaaaaaaa

数字钟代码，分频24进制60进制译码器，可以直接下载调试

采用VHDL语言模块化设计方法，附gdf格式顶层图与COUNT时钟计数主模块接线图。 (一)技术要求： 1.十二进制数字钟，能显示时、分、秒，并可进行时和分的快速校正，秒的清零。 2.有整点报时功能，

完整的数字钟设计，基于VHDL语言.数字钟包括秒模块，分模块，小时模块，时钟控制模块，时钟译码模块，调整时间模块，分频模块，2路MUX模块，-触发翻转模块，按键消抖模块。内容齐全

经过硬件测试过，完全可以实现。可以用作课程设计，毕业设计。（可以用文本打开）。

用VHDL语言编写的简单的数字钟，程序都是调试过的，有若干用quartus 2做的波形仿真图，资源分高了些，因为是自己亲手做的啊。谢谢大家的支持。

用VHDL语言编写的数字钟设计 设有清零端 EDA课程实验

利用VHDL语言编写的数字钟，可以实现调时，切换十二小时或二十四小时，闹钟等

经过本人的调试和运用，可以实现数字钟的基本功能如计时、调时，整点报时等！且程序简单易懂，模拟输出波形较好

为便于查找该路径中的文件名以中文命名，需改为纯英文即可调试仿真!