等精度测频的FPGA实现

摘要：根据等精度测量的原理，利用FPGA和Verilog HDL编程设计了一种数字频率计. FPGA程 序由分频模块、计数器模块、除法器模块、显示模块组成. 经过仿真下载验证，能够实现等精度测频 功能

verilog等精度测频

FPGA等精度测频法ISE下verilog实现

基于FPGA的等精度测频，时钟频率clk为25MHz,时间门槛为1s,f为被测频率，测试时用155MHz.my_uart_tx.v与speed_setting.v为非原创，为特权同学配套书籍，仅作学习

传统频率测量方法是对设定的闸门时间内脉冲进行计数，有两个主要因素影响精度，其一是闸门时间的准确度，其二是对低频信号的取整误差，为了消除以上两个因素的影响可选择等精度测频法。

基于正点原子的stm32f4，使用两个定时器，一个作为标准信号输入（已知的），用示波器输入5khz的信号就可以了，记得改参数。另一个用来当作定时器。

设计一个用等精度测频原理的频率计。频率测量测量范围1~9999；其精度为；用4位带小数点数码管显示其频率；并且具有超量程、欠量程提示功能

采用等精度原理设计的测频仪,克服了常规测频方法的±1误差,具有测量范围宽,精度高的特点,重点讨论了具体实现方法.

51单片机等精度测频

等精度测频源程序代码