基于Quartus II的数字系统Verilog HDL设计实例详解

《Verilog HDL程序设计教程》程序例子,带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.

Verilog HDL实例教程代码,包括加法器设计，乘法器设计， 除法器设计，异步FIFO设计，伪随机序列应用设计， RS(204,188)译码器的设计等

本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点;结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给

verilog数字控制系统设计实例,感兴趣看看吧

资料中含有的是书籍《 verilog hdl数字系统设计及仿真》中的所有代码，方便学习者使用quartus II和modelsim联调进行功能和时序仿真。 其中不仅包括常见功能电路的HDL模型代码，如

数字系统设计VerilogHDL第4版王金明

用Verilog演奏梁祝，里面有相关代码及原理介绍

Design of signal generator based on Verilog HDL

空间矢量脉宽调制算法是电压型逆变器控制方面的研究热点,广泛应用于三相电力系统中。基于硬件的FPGA/CPLD芯片能满足该算法对处理速度、实时性、可靠性较高的要求,本文利用Verilog HDL实现空间

基于verilog的数字时钟设计