VERILOG实现的4位 ALU 模块实现 5种运算

用VerilogHDL语言实现的一个8位ALU硬件电路

Spring中实现AOP有很多方式，这里总结了四种，有基于代理的实现方式，也有基于AspectJ 的注解方式，还有基于AOP标签的配置

电路实现4位ALU设计，条理清楚，适合辅助学习计算机组成原理，含波形图

Verilog实现4位带符号加法器，带有上益出和下溢出标志位，内含TestBench代码，可直接使用。代码简单修改即可宽展至任意位数的加法器。

4位比较器，使用verilog语言实现，使用方便。

这是用verilog语言实现的32位并行加法器代码，实验可能运行有错误。。。。

一个并行运算的ALU代码，ISE可用，可上传THINPAD教学计算机平台。

用XILINX的ISE2014.4开发的32位ALU。已经过仿真调试。

AES加密,Verilog实现.可以自己仿真下.很不错.

verilog实现分频，该模块通过修改参数可以输出一定频率的信号，