ddr4_verilog_models.zip

ddr_stress_tester 是nxp imx系列ddr测试工具,可以检测ddr的硬件设计是否有问题。还可以进行超频测试。 此压缩包包含官网下载的DDR3 Script Aid的xlsx文件,官

当zynq没有ddr时如何固化,本文档记录了缺少ddr的flash启动设置方式,可给zynq节约成本。

Micron DDR4的规格书

大二上学期3系电子技术综合实验全代码,博主个人实现,第四次作业参考B站芯航线实现,未必为标准答案,仅供参考

基于FPGA的数字图像处理基础源码，包括形态学变换，边缘检测，色度转换等等

2019北京大学hdl课程闹钟电路的实现，其中： time_block是时钟模块 alarm_block是闹钟模块 toggle_switch是控制闹钟鸣响的模块 time_display

DDR4新增了许多功能,这对于我们之前信手拈来的内存PCB设计又带来了一些新的挑战,虽然说之前的一些规范可以用,但还是有很多不一样的地方,如果依然按照之前的设计方法来做,说明你还不了解DDR4,一准入

ThisdocumentdefinestheDDR4SDRAMspecification,includingfeatures,functionalities,ACandDCcharacteristic

DDR4SDRAMSODIMMDesignSpecification,DDR4笔记本内存条jedec标准设计规范

JEDEC DDR4 SDRAM SPD规范，描述了DDR4 SPD每个字节的含义定义。