FPGA对50MHz分频出各种频率程序

STM32示波器,扫描频率最高22Mhz,是准备2011年大学生电子设计大赛的作品之一

本文通过对CORDIC算法的工作原理进行分析,给出了基于CORDIC算法和FPGA实现数字频率校正的实现方案。仿真结果证明,该方法可以实现标准的正弦波和余弦波信号,可以直接作为频偏校正单元来对数字频率

library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity scan_led is port(

根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1秒的对输入信号脉冲计数允许的信号；1秒计数结束后，计数值锁入锁存器的锁存信号和为下一测频计数周期作准备的计数器清0信号。这清0个信号

采用FPGA设计，用等频率的方法做的频率计，精度高

基于cycloneiii的频率计 可测占空比 数码管显示 带超量程报警 包含整个工程文件

基于fpga的等精度频率测量，基于fpgaipcore设计，稳定性好，程序完整，精度高，测量精度高于0.1%，测量范围广0.5hZ----50M

FPGA等精度频率计，完成从1HZ-40MHZ平率测量

fpga等精度频率计，对于新型频率计的研究与开发，利用fpga，更先进

往年全国大学生电子设计大赛中的题目,文件中包含时序图,电路图,和使用FPGA实现测频和串口发送的源码,保证有用,可以借鉴