FPGA--频率计数器

基于FPGA的频率计程序，原理图，经上机测试，绝对可用。

基于FPGA和外围延时设计的全同步频率计精度高，速度快

基于FPGA的数字频率计设计资料，：文中介绍了一种以大规模可编程逻辑芯片为设计载体，由顶到底分层设计，电路图为设计输入，并行数字频率计的设计方法。仿真与分析结果表明，该数字频率计性能优异。

频率计设计 vhdl fpga 毕业论文 已经通过论文答辩 有紡真图

我们的设计需要多大容量的芯片?我们的设计能跑多快?这是经常困扰工程师的两个问题。对于前一个问题,我们可能还能先以一个比较大的芯片实现原型,待原型完成再选用大小合适的芯片实现。对于后者,我们需要一个比较

本人电子设计期间用89c51做的频率测量模块,用8个数码管显示,可计65536*16hz的频率。

6进制计数器的vhdl描述 entity frequencies is port(clk:in std_logic; q:out std_logic); end frequencies; archit

黑客包，（用语字典）

android计算器的一个实例程序代码与大家分享

Android 一般在使用 MVC 原则时，往往不容易把 V 和 C 层分离，这里提供了一个例子。