verilog hdl 例程

VerilogHDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在

DigitalDesignWithanIntroductiontotheVerilogHDL.

数字电路设计入门VerilogHDL设计方法学，主要介绍了VerilogHDL语言的一些基本知识，目的是使初学者能够迅速掌握HDL设计方法，初步了解并掌握VerilogHDL语言的基本要素，能够读懂简

VerilogStandard_HDL1364-2005

EDA先锋工作室出的书，实际工作意义非凡。让你真正理解什么是硬件设计语言。让你真正理解什么是行为级描述和RTL描述让你真正理解验证的意义和过程。

Verilog HDL练习题

清华教材EDA技术与Verilog HDL课件

EDA_Verilog_HDL语言学习方法及教材

一本很好的学习verilog hdl的教材，内容精简，易懂。

使用VerilogHDL语言实现的异步FIFO，代码量小，易理解。