基于FPGA的直接数字频率合成（DDS）

摘要:介绍了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特点,给出了用ACEX 1K系列器件EP1K10TC144-1实现数字频率合成器的工作原理、设计思路、电路结构和仿真结果。

数字频率计的设计，本文主要讲述了如何实现数字频率计采用EDA技术用VHDL编程实现，包括源代码和实验结果截图，很详细

本文主要论述了利用FPGA进行测频计数，单片机实施控制多功能频率计的过程。该频率计利用等精度的设计方法，克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而下降的缺点。等精度的测量方法不但具

基于 FPGA 的数字电能表的实现对学习有很大的帮助

直接数字频率合成器（directdigitalsynthesizers,DDS）是通信、雷达、仪器仪表、空间电子设备和电视等现代电子系统的心脏，其好坏直接影响电子系统的性能指标。提出了MATLAB与F

测量范围1HZ~3MHZ，精度0.1%。能测量占空比。四位有效数字显示，科学计数法显示频率。

本设计使用VHDL语言写的，并在QuartusII 12.0上进行了仿真实验，并在A-C5FB开发板上进行验证。

关于如何预测直接数字频率合成器(DDS)输出频谱中主相位截断杂散的频率和幅度

放大直接数字频率合成的DAC选型器应用漫谈AN-2370/&5&$)/0-0(:8":t10#09t/03800%."44"$)64&554t %"$ǖ%BWJE#VDIBOB

直接数字频率合成在软件无线电中的应用、电子技术,开发板制作交流