数字时钟的实现（verilog版）

本书以altera公司的fpga器件为开发平台，采用matlab及veriloghdl语言为开发工具，详细阐述数字调制解调技术的fpga实现原理、结构、方法和仿真测试过程，并通过大量工程实例分析fpg

书中的例子，数字信号处理方面的verilog代码

数字系统设计：Verilog实现+(第2版).夏宇闻编

基于VERILOG HDL语言的各种波形的发生代码

VC编写的数字时钟和指针时钟,有VC源码

用Verilog写的时钟并用1602显示,通过计数来写的时钟，代码运行无错误，并下载可执行

quartus上用verilog写的串口代码，分为收和发模块，例化的时候可以配置波特率，输入时钟和停止位等参数，默认8位数据，1个停止位，收和发模块之间插入了一个跨时钟域的FIFO，供大家一起学习和参

quartus上用verilog写的串口代码，分为收和发模块，例化的时候可以配置波特率，输入时钟和停止位等参数，默认8位数据，1个停止位，收和发模块之间插入了一个单时钟的FIFO，供大家一起学习和参考

简单的数字时钟,采用74160 与非门级联成数字时钟,时计时0-23,分秒 0-- 59

在windows平台上使用proteus软件制作数字时钟，时钟运行后可以实现清零，可以实现调整时间，能够显示秒的跳动。制作完成后，按标准要求的格式写了一份说明报告，说明书内容包括数字时钟的原理，汇编语