推荐下载
-
writing testbenches using systemverilog
作者以一个使用者的身份介绍如何开发验证环境，里面列出了很多的规则和方法，国内有中文版本的。个人感觉还是英文的描述比较好...
25 2019-09-27 -
Writing Testbenches using SystemVerilog
此外，你也可以使用SystemVerilog来替代testbench，这样效率会更高一些。如果你是做IC验证的，就必须掌握SystemVerilog和验证方法学（UVM）。
14 2019-09-06 -
SystemVerilog语言教程
硬件描述语言Verilog语言的详细教程，为EDA学习者提供资料。
44 2018-12-07 -
SystemVerilog18002012.pdf
标准文档,IEEE Standard for SystemVerilog— Unified Hardware Design, Specification, and Verification Langu
15 2020-08-31 -
systemverilog for verification源代码
ystemverilogforverificationsecondedition源代码源代码
69 2020-05-19 -
systemverilog数字系统设计
systemverilog数字系统设计
16 2020-05-24 -
SystemVerilog31apdf
SystemVerilog_3.1a.pdf
15 2019-02-19 -
SystemVerilog For Design Second Edition
A Guide to Using SystemVerilog for Hardware Design and Modeling
27 2018-12-08 -
ultraedit systemverilog highlight文件
这个是ultraedit 使用的systemverilog的高亮文件，支持systemverilog2003的主要语法类型
52 2018-12-20 -
verilog_systemverilog.vim
verilog与systemverilog的语法高亮文本，用于linux系统中在vim/gvim编译器下的verilog与systemverilog语法高亮
21 2019-05-15
用户评论