2-4译码模块verilog语言

spi verilog语言描述 fpga应用

viterbi译码，实现卷积2.1.7译码的MATLAB仿真。误码率能达到e-6

编程语言：C语言Huffman树的建立方法Huffman编码的方法Huffman译码算法注：包含C语言源程序、运行结果

魔王语言的解释以及利用魔王语言来设计的文件译码器和编码器。报告，包含代码。

Verilog语言编写的整数分频模块，只需调节分频数和分频位宽即可。

此程序用verilog编写的RAM模块，各种端口信号都有，已经通过仿真验证。

UART(即UniversalAsynchronousReceiverTransmitter)是数据通信及控制中广泛使用的一种全双工串行数据传输协议。本设计基于FPGA器件实现对UART的波特率产生器

模块功能：按照设计要求把输入的4位平行数据转换为协议要求的串行数据流***由scl和sda配合输出***本模块为RTL可综合模块，已通过综合后门级网表仿真

uart通信模块verilog代码

习惯了自己发现一些小问题,既然发现了,就记下来吧,不然又要忘了,这是多么悲痛的领悟。