使用定时/计数器8253设计产生升音频率发音的应用（汇编语言）

微机课程设计 倒计数器 8086汇编 广工

Design of Single Chip Frequency Counter Course

Digital Logic Course Design Frequency Counter (VHDL)

利用AT89S51单片机的T0、T1的定时计数器功能，来完成对输入的信号进行频率计数，计数的频率结果通过8位动态数码管显示出来。要求能够对0－250KHZ的信号频率进行准确计数，计数误差不超过±1HZ

VHDL语言描述的bcd计数器，基于MUX+PLUSII平台

FPGA的应用，设计计数器，采用时钟控制

vhdl计数器设计的实现计数器的常用规则和写法等

EDA计数器设计，设计一个模16计数器1、系统输入时钟48MHZ2、系统输出1HZ信号，用LED指示灯显示；3、系统输出模16数据，用4个LED指示灯显示；

红外计数器设计论文通过本人实际验证可行移植性强

计数器详细设计