verliog 7段数码管

本篇应用说明举例介绍了R7F0C809单片机通过大电流I/O端口控制数码管显示的应用。

七段数码管时钟显示的verilog源代码，已做过FPGA验证。

用Verilog实现FPGA七段数码管的显示。

程序采用汇编语言编写。此程序在仿真软件上与EDN-51实验板上均通过。仿真图中的数码管位驱动采用74HC04，如按EDN-51板上用想同的PNP三极管驱动在仿真软件上则无法正常显示。程序共分5块，ST

Verilog七段数码管实现分时分频功能，之后还有计数，指示灯闪烁功能

该文档中主要具体介绍了七段数码管控件的制作与应用，在C++环境下的，

//使用STM32F103作为MCU,74HC595驱动8段数码管的程序

CC4511 是BCD-7 段所存译码驱动器,在同一单 片结构上由COS/MOS 逻辑器件和n-p-n 双极型晶 体管构成。这些器件的组合,使CC4511 具有低静态 耗散和高抗干扰及源电流高达25m

VC实现七段数码管显示（时钟特效），不使用任何图像资料实现的LED数码电子钟，打开后自动跟随系统时间显示，编译环境：VC6.0，打开后直接编译就可以。

EDA技术及应用课程相关实验:七段数码管扫描显示实验