用verilog实现除法器，减少对timing的影响，用减法实现。适合初学者。