同步FIFO的Verilog代码

FIFO代码，可以很好的移植，通俗易懂，请大家自行下载

异步FIFO，跨时钟通信必备，完整代码verilog版本.......

这是自己在os课实验上自己写的一个页面替换算法cpp文件，里面包含了FIFO与LRU置换算法的实现程序。简单正确，同时加上了代码注释，一目了然。

Verilog实现的异步复位同步释放模块，复位信号高电平有效。

时钟和复位是FPGA中关键,下面是特权写的,复制以备找工作~~~

在FPGA设计实现中，经常要用到RAM，这里的RAM一般指的是静态的RAM。一般FPGA（如xilinx）中就有所谓的blockRAM，它就是现成的RAM资源，通过合理编写verilog代码，RAM可

自己写的一个异步fifo,深度宽度都可自定义,包含binary到gray码,gray码到binary转换,异步时域通信,自定义almost full,almost empty等知识,以verilog写

fpga-jpeg.rar101.98KB,下载次数:515,下载积分:资产-2信元,下载支出2信元JPEG的verilog代码

FPGA VEILOG代码 非常实用 很有用 大量

ECC的verilog代码，有TESTBENCH文件。