Verilog 编写基于SRAM 的代码

Divide module written by Verilog

本科组成原理实验课程作业verilog编写的可执行22条指令的流水线CPU，不涉及缓存。

verilog编写的三八译码器，编程环境是xilinxise10.1

Stopwatch written in verilog HDL language

计算机组成实验课上通过编译的全加器代码，仅供参考。

对于EDA，基于Verilog 有关蜂鸣器的实验，今天我们就说一下直接利用程序，不利用RAM的方式来实现蜂鸣器乐曲。 ①首先我们要知道不同的do、ri、mi、fa、so、la、xi对应的分频系数，由此

基于verilog的BPSK，正弦波为载波，调制信号为PN序列，附硬件调频

基于verilog的cpu实验，单周期，可以实现7条基本mips指令

流水灯花样变化，使用Vivado编写，使用nexys4开发板验证的

红绿灯的各种语言代码,路口灯的变化与时间控制，源代码可以自己修改优化