基于FPGA的时钟设计

详细地介绍基于FPGA 的ROM 的设计方法，很实用！

基于fpga，实现dds的设计，有完整的工程，及用modelsim仿真，对以后的学习会有很大帮助。

电子科技大学数电课程设计满分项目,含有秒表,计时,闹钟,音乐,等等一系列的功能,包含你目前所有资源中类似项目的功能

如果你E文还不错(该不会比我这个4次都没过掉4级考试的家伙差吧,~_~),那么去享受原文吧。或者你可以考虑看看特权同学的翻译水平,哈哈......

三模冗余(TMR)电路中的跨时钟域信号可能会受到来自信号偏差和空间单粒子效应(SEE)的组合影响。通过建立数学模型,对这两个问题进行分析和量化。最后针对长脉宽和短脉宽源信号的不同情况,提出了相应的解决

随着EDA技术的发展和应用领域的扩大与深入,EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出.EDA技术就是依赖功能强大的计算机,在EDA工具软件平台上,对以硬件描述语言VHDL为

设计了以XC2V3000为核心处理芯片的星载FPGA系统的涵盖高速、中速、低速和甚低速的混合时钟域,对混合时钟域可靠性设计中的关键问题,如资源降额、时序冗余、布局布线等,做了深入研究,提出了基于全局时

本文主要讲解了FPGA的实时时钟芯片电路的设计,并给出了相应的电路图。

本实验代码经自己亲自编写,运行,编译，并在实验板上亲测，具有时，分，秒的调节，时分秒的重置，暂停。利用元件例化语句将十进制，6进制实现计数

简易电子时钟设计_FPGA_verilog，内有代码