verilog VGA 模块

verilog的SPI时序，分了几个模块，但看明白了用起来还是很方便的，里面还包含uart模块，可以看发出的命令

2-4 decoding module verilog language

Resource Optimized Verilog Implementation Division Module

Divide module written by Verilog

Key debounce module of Verilog language

I2C 模块verilog 代码 CPLD

Verilog代码编写，1602字符液晶的驱动模块/里面有详细的初始化、清屏等状态机。

用Verilog语言描述交通灯控制，包括工程文件，可在FPGA上硬件实现

基于fifo的串行通信模块，两个串口，一个跟上位机通信，一个跟下位机通信，调试成功。

如何使用Libero IDE编写Verilog模块,并验证语法错误,最后综合,然后查看综合后的电路?