MIPS多周期CPU设计

计算机组成原理课程设计，附报告，单周期CPU设计，运行截图

1、了解单周期MIPS CPU架构，为程序设计控制器。 2、了解MIPS指令流水线基本概念，和理想指令流水线的设计。 华中科技大学《计算机硬件系统设计》

该实验由logisim实现，压缩包中含工程文件和实验报告。实现了nop，lw，beq，add，ori，addi，bne，jump

vhdl编写的MIPS模拟CPU，只不过需要在机子上安装下ghdl的模拟器simulator（google下ghdl的官网），还有就是需要安装perl解释器，因为其中的building是用perl脚本

本文介绍MIPS体系结构，着重于其寄存器约定，MMU及存储管理，异常和中断处理等等。通过本文，希望能提供一个基本的轮廓概念给对MIPSCPU及之上OS有兴趣的读者。并能开始阅读更详细的归约(SPECI

计算机组成原理课设要求做的54条cpu用verilogHDL在vivado上编写的MIPS指令集的cpu，可以在N4板上下板运行，具体指令再实验报告和test文件夹中有cputest文件夹是测试指令，

22_Bit_CPU_MIPS- 用于计算机体系结构课程(CSE-332)的22位CPU(Mips体系结构)的实现

MIPS CPU设计实验，可以将三级时序，硬布线，微程序，中断等相关概念全部融合在一起，不需要大家画数据通路，只需要专注控制器的设计，适合组成原理课程开展CPU单元实验。

使用logisim布线完成的MIPS单周期CPU，可支持28条指令。跑马灯的代码已经装入了寄存器，可以直接开启时钟运行。

verilog实现多周期流水线带forwarding的CPU