基于FPGA的数字频率计 测频测占空比测相位差

VHDL实现的数字频率计，带QUARTUS工程文件，仿真通过，另外可以测试脉宽和占空比

用multisim仿真数字频率计，高等教育课程设计中常会用到！

数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。它的基本测量原理是，首先让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把标准时间内的计数的结果，用锁存器锁

对于做毕设的同学很有用处。使用标准的C描述将频率计的相关知识描述得较为通透，希望大家喜欢。

用VHDL编写的数字频率计，已经在quartusII下编译完成。

有关数字频率计的论文，较清楚的方案与原理图，相信对要做频率计的同学有帮助。

以51/52单片机为基础,设计的数字频率计

不是本人的,是期刊摘录 使用V HDL 语言来设计数字频率计, 给出了原理图和仿真图形, 所设计的电路通过硬件仿真, 下 载到目标器件上运行, 能够满足测量频率的要求, 具有理论与实践意义, 实现了电

Vorilog语言编写的数字频率计测频部分的代码，本人毕业设计测频部分实用代码，绝对有效。系统的时钟频率为100M，包含50M的自检信号。

基于FPGA的数字频率计的设计，钟虎，梁兵，根据数字频率计基本原理，本文设计方案的基本思想是分为四个模块来实现其功能，即控制模块、计数模块、锁存器模块和显示模块，并