论文研究基于FPGA的多码率LDPC码译码器设计与实现 .pdf

分块归零Turbo编码方案通过采用与分块并行译码相适应的帧分裂和归零编码处理，使码字具有适应分块并行译码的结构特性。相应算法仿真和FPGA设计实现表明，该方案首先无需在相邻分块间考虑重叠比特以保证误码

基于FPGA的多业务传输平台设计与实现，桂丹，，介绍基于FPGA的多业务传输平台的设计与实现，着重阐述了多业务传输平台的原理、设计方案，硬件模块和软件模块的设计方法。分别介��

多核架构下LDPC双向并行编译码的设计与实现，杨剑飞，李绍胜，基于传统的LDPC(Low-DensityParity-Check，低密度奇偶校验码)串行编译码在多核架构下的实现，本文运用OpenMP建

Turbo 码自1993 年提出以来[ 1] , 作为通信系统的一种有效的纠错码倍受关注. 由于 Turbo 译码往往具有较大的运算复杂度和需要较大的存储空间, 不利于工程实现. 我们采用简 化的MA

基于FPGA的HDB3编译码器硬件实现、电子技术,开发板制作交流

一本很好的关于LDPC编码的论文。里面讲述比较详细。

码率兼容的LDPC码在中继通信系统中的研究，周杨兆，蒋学芹，众所周知，progressiveedge-growth(PEG)算法可以用来构造low-densityparity-check(LDPC)码

eetop.cn_基于FPGA实现Viterbi译码器IPCore的技术研究

Turbo编译码器仿真平台的设计，郭华平，肖扬，本文给出在VisualC6.0上设计Turbo编译码仿真平台，以及仿真平台各个模块的具体功能和设计，仿真平台由五个模块组成，其中主要的有�

多进制LDPC码编译码算法研究与硬件实现