FPGA等精度测频程序

本程序用Verilog语言在FPGA上实现了等精度测频，精度极高

摘要：根据等精度测量的原理，利用FPGA和Verilog HDL编程设计了一种数字频率计. FPGA程 序由分频模块、计数器模块、除法器模块、显示模块组成. 经过仿真下载验证，能够实现等精度测频 功能

本代码基于430单片机实现等精度测频可以计算到小数点后8位

基于FPGA的等精度测频，时钟频率clk为25MHz,时间门槛为1s,f为被测频率，测试时用155MHz.my_uart_tx.v与speed_setting.v为非原创，为特权同学配套书籍，仅作学习

等精度测频源程序代码

FPGA等精度测频法ISE下verilog实现

基于正点原子的stm32f4，使用两个定时器，一个作为标准信号输入（已知的），用示波器输入5khz的信号就可以了，记得改参数。另一个用来当作定时器。

STM32F407定时器应用---等精度测频法STM32F407定时器1对被测信号计数STM32F407定时器2对标准信号计数

51单片机等精度测频

传统频率测量方法是对设定的闸门时间内脉冲进行计数，有两个主要因素影响精度，其一是闸门时间的准确度，其二是对低频信号的取整误差，为了消除以上两个因素的影响可选择等精度测频法。