verilog—testbench编写方法

感觉还行，不知道有没有上传过，反正我传一下了。

基于quartusii13.1编写的verilog编写的串口收发程序，包含了接收和发送两个工程，可设置成不同波特率进行通信。

用verilog 编写的m序列代码，很好用的哦，特别对用ISE的朋友。

使用verilog代码编写的coffee机，有不错的设计思想，希望能帮到verilog爱好者。

verilog编写的sobel边缘处理，亲测可以正常工作，modelsim可仿真

用verilog编写的I2C总线功能，并且进行测试。

Verilog编写基于SRAM(CY7C1041)的代码

用Verilog写的sdram控制器经过测试好用的sdram控制模块

比较好用高效的Verilog测试设计，介绍了很多种方法，适合新手学习借鉴

verilog编写的四位补码乘法器，第一位为符号位……