个人基于FPGA的数字频率计的设计

希望对各位有用，写得很细，基于Multisim数字频率计的设计与仿真，某人的课程设计

单片机控制的数字频率计1.测频范围：10Hz~10KHz。为保证测量精度分三个频段10Hz~100Hz，100Hz~1KHz，1KHz~10KHz，有超量程指示。2.输入波形：函数信号发生器输出方波，

基于Proteus的数字频率计设计与仿真

基于CPLD的简易数字频率计设计

这个是课设的项目。硬件是DE2-115。所用的语言是Verilog。已经用modelsim仿真通过了，里面每个小功能提供有testbench文件。。。编译下载到开发板也成功了。代码思路清晰，每个模块都

基于单片机的数字频率计的设计集成电路 译码电路

本报告介绍了一种以大规模可编程逻辑芯片为设计载体，由顶到底分层设计，多功能数字频率计的设计方法。该频率计采用VHDL语言程序与原理图相结合的方法，极大地减少了硬件资源占用。该数字频率计测量范围为0到9

数字频率计的protues仿真电路，完全由数字电路设计组合而成。

数字频率计开题报告

multisim简易数字频率计 含有Multisim线路图