FIFO设计宝典——数字IC设计笔试圣经

经典中的经典，基于verilog的设计。不看后悔啊

Asynchronous fifo design verilog source code

异步FIFO，多时钟域，多位宽。FPGA设计。

代码主要介绍一下同步fifo用verilog实现。fifo是firstinputfirstoutput的缩写，即先进先出队列，fifo一般用作不同时钟域的缓冲器。fifo根据读和写的时钟是否为同一时钟

在FPGA设计中,内部的FIFO设计是 个不可或缺的内容,其设计的质师会直接影响FPGA的逻辑容量和时序。在Xilinx中的某些高端器件是内置的FIFO控制器,在coregen中可以直接产生这的硬FI

FIFO的verilog设计测试代码,可以根据需要修改设计参数满足你的需要,是学习和应用FPGA的好例子。

FIFO是英文First In First Out 的缩写,是一种先进先出的数据缓存器,他与普通存储器的区别是没有外部读写地址线,这样使用起来非常简单,但缺点就是只能顺序写入数据,顺序的读出数据,其数

目前数据采集系统朝着高速和高精度的方向发展。随着FPGA的集成度和运行速度的提高,可以满足高速数据采集系统的需求。FPGA内部具有丰富的存储单元,易于实现各种存储器(如FIFO、双口RAM等);另外,

c++学习宝典是一本很实用的，很权威的入门和资料查询的宝库，希望对你有所帮助

在进行通用型数字Asic设计时需要注意代码的风格,因为代码风格的好坏直接影响到综合软件的效果,风格规范的代码可以得到性能更高的芯片电路。另外,在写代码时还要注意尽量使用可综合的代码和能够避免系统出现毛