vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。
(1)按给定的数据格式和指令系统,运用“计算机原理”课程学得的知识,在所提供的器件范围内,用vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。 (2)所设计出的计算机的系统的完整逻辑图,整理出设计报告。 (3)要求设计出的计算机系统尽量为最佳方案,有可能的话,尽可能增加其功能。
文件列表
vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。
(预估有个158文件)
saomiao.vhd.bak
1KB
CPUmxj.vhd.bak
2KB
CPUmxj.rtlv_sg.cdb
50KB
CPUmxj.cmp.cdb
173KB
CPUmxj.(6).cnf.cdb
15KB
CPUmxj.(0).cnf.cdb
5KB
CPUmxj.(4).cnf.cdb
5KB
CPUmxj.(31).cnf.cdb
4KB
CPUmxj.sgdiff.cdb
50KB
CPUmxj.pre_map.cdb
65KB
暂无评论