Verilog单周期cpu的设计

基于verilog的cpu实验，单周期，可以实现7条基本mips指令

设计实现MIPS单周期CPU 用Verilog语言设计实现

包含华科计组实验 8条指令单周期cpu和多周期微程序地址转移,在同一个.circ文件中 包含24条指令cpu的.circ和excel的控制信号表,还有多周期微程序地址转移excel表。 还有相关的.j

当年交的单周期CPU设计作业，现在看来挺烂的好的先不发

这是一个简单的8位CPU设计，基于verilogHDL语言，在一个模版上进行修改得到的版本，适合于初学者学习使用

代码完整可以正常运行,实验评级为优,含有内容如下: 1,软件安装包ModelSim; 2,实验源代码(包括顶层模块和测试模块,其中测试模块可一次性测试10条指令); 3,实验报告; 4,Verilog

对前面发的实验代码做了一个系统的讲解，包括各个模块的功能，实现的原理和机制，接口的参数设置，运行结果展示都一一列举出来。

计算机组成原理大作业，实验实现：31条MIPS指令单周期流水线CPU

使用 Logisim 开发一个简单的 MIPS 单周期处理器，支持的指令集为：{addu, subu, ori, lw, sw, beq, lui, nop}，包含CPU设计文档。

本人自己设计的CPU，进过仿真的，还有波形图。