verilog_经验
非常好的verilog经验文档，很适合初学者。
用户评论
推荐下载
-
timer verilog
采用硬件描述语言verilogHDL写timer,采用golden模型（简单的），用modelsim软件仿真，含整个project。
44 2019-03-31 -
verilog时钟
采用verilog语言，运行在FPGA上的时钟程序，包括小时、分钟、秒，进行计时、
58 2018-12-09 -
verilog入门
自己总结的一些Verilog语言的基本语法，有这些，用Verilog写个FPGA程序就没有问题了
28 2018-12-28 -
verilog秒表
顶层模块----顶层模块对底层模块进行例化，顶层模块不做逻辑设计。底层模块----共2个底层模块，计时模块：通过在例化时对分频系数的改变，得到1秒，10秒，1分
31 2019-05-19 -
VERILOG实现
数字系统设计：VERILOG实现+（第2版）.pdf
39 2019-04-06 -
spi Verilog
SPI 总线 代码 Verilog 读写 SPI接口的verilog实现 项目中使用的许多器件需要SPI接口进行配置，比如PLL：ADF4350，AD：AD9627，VGA：AD8372等，根据SPI
29 2019-04-06 -
verilog pdf
目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描
59 2019-04-15 -
verilog hdl
verilogHDLexamples,基于verilog的非常实用的一些举例链接，可以直接下载
32 2019-05-27 -
Verilog语言
VerilogHDL介绍1.VerilogHDL概述2.VerilogHDL的词法3.VerilogHDL常用语句4.不同抽象级别的不同抽象级别的VerilogHDL模型．基本组合逻辑部件设计基本组合
25 2019-05-27 -
verilog to systemc
verilogcodetosystemcchange
36 2019-06-04
暂无评论