VHDL16位CPU设计及测试

8位cpu电路的设计，加减法 16*8的ROM设计与仿真

CPU测试软件测试cpu运算速度！绿色版。

CPU测试软件　绿色版

包含一个16位CPU设计实例和报告 VHDL编写

RISC即精简指令集计算机（ReducedInstructionSetComputer）的缩写；这个cpu主要包括一下7个子模块:（1）时钟发生器；（2）指令寄存器；（3）累加器；（4）RISC_CP

基于VHDL的简易CPU设计（内附详细实验报告）

4-16译码器VHDL语言设计，libraryieee;useieee.std_logic_1164.all;entitycjg4_16isport(DATA:instd_logic_vector(3

按照给定的数据通路、数据格式和指令系统，使用 EDA 工具设计一台用硬连线逻辑控制的简易计算机。利用QuartusII平台，通过VHDL语言设计完成了一个简易CPU

CPU的VHDL实现 源代码及报告(东南大学 信息科学与工程学院 COA课程设计)

vhdl编写的MIPS模拟CPU，只不过需要在机子上安装下ghdl的模拟器simulator（google下ghdl的官网），还有就是需要安装perl解释器，因为其中的building是用perl脚本