一个单总线控制器的IP核,用verilog实现