本文基于硬件描述语言VHDL，采用自顶向下设计的思想，综合了FPGA和SPOC技术，完成了一种具有校时、计时功能的数字钟设计方案。应用了VHDL硬件描述语言的模块化设计，在FPGA中实现了数字钟分频和计数模块的设计，然后将数据在SOPC中完成译码与显示。本设计下载到EP2C35平台上，结果显示运行正确。