暂无评论
为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题,提出一种新型的适用于FPGA特点,路径存储与译码输出并行工作,同步存储路径矢量和状态矢量的译码器设计方案。该设计方案通过在ISE9.2
文章介绍了使用一片EPM7812复杂可编程逻辑阵列芯片(CPLD),来实现对IRIG-B码的解码、周期信号输出、实时时间显示以及串行异步通信。在一个芯片的基础上,可以实现以往 一个机箱的主要功能。与传
您是否曾想在您的 FPGA 设计中使用先进的视频压缩技术,却发现实现起来太过复杂?现在您无需成为一名视频专家就能在您的系统中使用视频压缩。赛灵思新推出的 MPEG-4 编码器/解码器核可以帮助您满足视
旋转变压器CORDIC解码算法，应用于旋转变压器软件解码
根据H.264码流解码过程中整数DCT逆变换逆量化的算法原理， 优化设计出一种基于FPGA的新型解决方案.设计采用VHDL和C语言相结合的编程方式，其中源数据的获取和分析在NIOS II软核处理器中用
基于FPGA的RS255，223编解码器的高速并行实现，本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。VerilogHDL代码经过modelsim仿真验证。
文章通过对1553B总线协议的研究,结合现代EDA技术,介绍了一种使用现场可编程逻辑器件(FPGA)设计1553B,总线协议用的manches-ter II型码解码器的方法。通过采用Verilog H
本文主要从视频图像采集系统出发,针对基于FPGA视频采集系统中需要实时显示和高效存储视频数据的问题,设计了视频解码和SDRAM存储模块。在整个系统中使用CCD摄像头将采集到的模拟信号经解码芯片ADV7
基于H.264摄像头的FPGA解码设计,申仲舰,赵同刚,本文完成了FPGA H.264解码实现。通过使用H.264摄像头实现数据采集编码,编码格式为标准的H.264编码。描述了系统的设计过程,设计了基
用FPGA实现1553B总线接口中的曼码编解码器
暂无评论