single cpu设计的部分代码.rar

VerilogHDL程序都是我们自己为教学目的而编写的，全部程序在CADENCE公司的LWB(LogicWorkBench)环境下和Mentor公司的ModelSim环境下用Verilog语言进行了仿

Verilog 单周期cpu的设计

ThepurposeofthisprojectistodesignasimpleCPU(CentralProcessingUnit).ThisCPUhasbasicinstructionset,and

一个简单的8位的CPU设计，来源于opencore，程序简单，适合初学者学习，里面附有详细的结构图和原理图。

片上系统（soc）简化的RISC_CPU设计

简单的十六位cpu课程设计，vhdl方向，非常适合学习eda课程的同学使用

基于Verilog的RISCCPU设计全部可综合仅供参考

利用VHDL语言设计的一个简单的32位RISCCPU

WilliamStallings的计算机结构中的CPU设计，体现微指令与微操作思想。可以实现四则运算，分支跳转，逻辑运算等常见功能。包含各个模块的VHDL文件，总元件图，实验报告(Chinglish.

能提供良好的界面设计模板，支持MFC平台设计，是MFC控件已经模板加载的不错选择，现在官方已有收费版本。