VHDL+Verilog良好的代码编写风格
良好代码编写风格可以满足信、达、雅的要求。在满足功能和性能目标的前提下,增强代码的可读性、可移植性,首要的工作是在项目开发之前为整个设计团队建立 一个命名约定和缩略语清单,以文档的形式记录下来,并要求每位设计人员在代码编写过程中都要严格遵守。
用户评论
推荐下载
-
VGA显示驱动Verilog VHDL程序
VGA显示驱动实验程序： 在VGA显示器上显示背景色为蓝色，中央显示一个绿色的边框和一个粉色的矩形。 文件中包括Verilog和VHDL的两种语言的Quartus II程序，请您参考。
33 2019-04-02 -
Binding System Verilog Module to VHDL design
Binding System Verilog Module to VHDL design. A pretty good article guiding you how to bind system v
44 2018-12-24 -
82Examples for VHDL and Verilog code
82 Examples for VHDL and Verilog code,包含乘法器，除法器，移位等
22 2018-12-20 -
按键消抖Verilog VHDL程序
按键消抖程序：文件中包括Verilog和VHDL的两种语言的QuartusII程序，请您参考。
21 2019-05-21 -
vhdl转换成verilog软件
vhdl转换成verilog软件，X-HDL
38 2019-08-02 -
vhdl转换成verilog语言
Convert vhdl to verilog language
21 2019-06-26 -
HDL设计资料vhdl verilog....
包含:hdladvance.rarXilinx_Design_Reuse_Methodology.pdfvhdl_intr.PDFVhdlGoldenReferenceGuide.pdfverilog
42 2019-06-05 -
SRAM读写测试Verilog VHDL程序
SRAM读写测试实验程序：该程序实现了对SRAM的每一个地址进行遍历读写操作，然后比对读写前后的数据是否正确，最后通过一个LED灯的亮灭进行指示。文件中包括Verilog和VHDL的两种语言的Quar
24 2019-07-08 -
UART串口收发Verilog VHDL程序
UART串口收发实验程序：CPLD实时监控RS232_RX信号是否有数据，若接收到数据，则把接收到的数据通过RS232_TX发送回给对方。PC机使用一个串口调试助手进行通信。文件中包括Verilog和
42 2019-05-07 -
VHDL与Verilog转换工具
VHDL and Verilog conversion tools
19 2019-06-22
暂无评论