关于如何对DDR输入输出进行约束,之前一直理解的不透彻。这里结合Vivado中templates中的约束分析DDR的约束。文档还包括我阅读UG903后所做的笔记,如物理约束和位置约束等。