ST BUS总线接口模块的Verilog HDL设计
ST-BUS是广泛应用于E1通信设备内部的一种模块间通信总线。结合某专用通信系统E1接口转换板的设计,本文对ST-BUS总线进行了介绍,讨论了ST-BUS总线接口收发模块的设计方法,给出了Verilog HDL实现和模块的时序仿真图。
用户评论
推荐下载
-
Verilog HDL高级数字设计源码
高级数字设计源代码
25 2019-06-21 -
Verilog HDL程序设计与实践
Python入门经典以解决计算问题为导向的Python编程实践Python入门经典以解决计算问题为导向的Python编程实践《Verilog HDL程序设计与实践》系统讲解了Verilog HDL
53 2018-12-08 -
设计与验证Verilog HDL清晰PDF
本书配套光盘中提供了书中示例的工程文件、设计源文件和说明文件，示例按照章节编 号和出现的先后顺序排列，例如"Example-2-1 "表示第2 章中的第1 个示例。 工程示例文件夹中包含该工程的项目文
121 2018-12-08 -
verilog hdl程序设计初步教程
verilog hdl程序设计初步教程，可以对verilog有一个初步了解
35 2018-12-26 -
Verilog HDL高级数字设计英文
Verilog HDL 高级数字设计，英文版的，pdf扫描，可以对着中文的看。
42 2018-12-31 -
system Verilog及hdl高级设计技巧
SV 的综合及技巧,主要针对综合，而不是验证
23 2019-01-02 -
Verilog_HDL数字设计与综合
夏宇闻译_Verilog_HDL数字设计与综合，适合入门
32 2019-01-02 -
基于Verilog_HDL的UART串行通讯模块设计及仿真_扈华
基于Verilog_HDL的UART串行通讯模块设计及仿真_扈华，很不错的论文
24 2019-09-14 -
Verilog HDL程序设计教程配套Verilog源代码
经典verilog语言实力编写,配套Verilog源代码
16 2020-09-28 -
Verilog实现APB总线接口的计数器
Verilog实现APB总线接口的计数器,支持周期配置立即生效和延迟生效
42 2019-05-31
暂无评论