verilog 有限状态机 设计