Genesys2开发板DDR3引脚约束文件
Genesys2开发板的DDR3芯片所使用的管脚约束文件,该文件可以直接在 MIG IP核例化过程中使用,引用此文档可以省去您很多查资料、绑管脚的时间。本人已用此约束文件完成了DDR3的读写实验,质量可以放心。
用户评论
推荐下载
-
DDR3基本知识
介绍了DDR内存的发展,DDR3和DDR2内存技术对比。
18 2019-05-13 -
DDR3原理图
DDR3原理图,学习研究DDR3的可以参考
30 2019-07-13 -
DDR3基础知识
DDR3 basics
18 2019-06-27 -
xilinx调试DDR3经验
xilinx调试DDR3经验,设计平台基于ISE软件,通过图片及文字说明手把手教会DDR3调试
45 2019-05-06 -
DDR3内存布线指导
DDR3内存布线指导,菊花链、flyby等等
45 2019-05-31 -
micron ddr3仿真模型
Micron ddr3 simulation model
94 2019-06-22 -
micron ddr3设计手册
micron ddr3 设计手册 ddr3_point_to_point_design
29 2018-12-19 -
DDR3读写时序分析
对DDR3的UserInterface的Command时序以及读写时序进行了详细分析
49 2019-04-30 -
DDR3控制信号简介
DDR3各个控制信号功能简介,方便FPGA开发控制程序的编写
25 2019-04-28 -
DDR3走线规则
DDR走线规则,硬件开发必备,方便硬件开发,及画图人员走线,
36 2019-07-22
暂无评论