基于FPGA的数字锁相环设计.pdf

文档详细介绍了锁相环技术，深入浅出分析了pll的工作原理，图文并茂，是难得的好资料

英文通信系统，与锁相环相关，数字化接收机

所谓锁相环路，实际是指自动相位控制电路（APC），它是利用两个电信号的相位误差，通过环路自身调整作用，实现频率准确跟踪的系统，称该系统为锁相环路，简称环路，通常用PLL 表示。锁相环路是由鉴相器(简称

为满足现代通信技术、雷达技术、电子测量以及光电应用领域对高稳定度高准确度时钟的要求,设计了一种基于数字锁相环的晶振同步系统。系统以基于FPGA数字延迟线的高分辨率鉴频鉴相器以及在MicroBlaze核

COSTAS环是一种闭环自适应系统,用于提取相干载波。本文主要介绍了一种用于载波同步的高阶COSTAS环路,用于完成MPSK的相干解调中的载波同步。本文提出了一种便于软件实现的COSTAS环路的简化结

数字锁相环-数字锁相环路的稳定性分析及Matlab仿真.pdf这里有两篇数字锁相环的资料,希望对大家有帮助!

扩频接收机中所引入的多普勒频移为载波跟踪带来了很大困难,本文提出了一种基于FLL\PLL相结合的载波跟踪方法

鉴于能量回馈控制系统要求回馈电流与电网电压严格同频同相,结合锁相环原理,提出了一种基于DSPTMS320F2812的高精度数字锁相控制方案。

一种基于FPGA的三相锁相环设计方法，汪志勇，舒泽亮，提出了一种可编程逻辑门阵列(FPGA)实现锁相环的设计方法。介绍了包括鉴相器(PD)、环路滤波器(LoopFilter)和压控振荡器(VCO)等在

1 引言 数字锁相环频率合成器已经广泛的运用在军事和民用无线通信领域,而用CPU控制的可编程大规模数字锁相环频率合成器则是其中的关键技术。当前,可编程逻辑电路在数字系统设计中飞速发展,很多中规模,甚至