一种级联锁相环频率合成器的设计与实现
介绍了锁相环的组成结构,详细分析了锁相环系统各部分产生的相位噪声,结合分析结果给出了一种以双锁相环集成芯片LMK04031为核心实现125 MHz时钟源的频率合成器的设计方法,并给出关键电路的设计。通过调试,产生高性能的频率源,为锁相频率合成的工程应用提供参考。
用户评论
推荐下载
-
锁相环电路的设计
锁相环电路的设计:更多锁相环知识请访问http://www.elecfans.com/zhuanti/PLL.html
9 2022-07-05 -
论文研究一种基于单片CPLD的全数字锁相环的设计方法与实现.pdf
一种基于单片CPLD的全数字锁相环的设计方法与实现,潘鹏,沈维聪,随着数字电路技术的发展,数字锁相环在频率合成、载波同步、调制解调等多个方面都有广泛的应用。本文介绍了一种新型的、基于CPLD��
17 2020-03-05 -
用锁相环实现任意频率生成技术
用锁相环实现任意频率生成技术
11 2019-07-10 -
EDA PLD中的一种基于FPGA实现的全数字锁相环
摘要:锁相环被广泛应用于电力系统的测量和控制中。介绍了一种新型的基于比例积分控制逻辑的全数字锁相环。通过对其数学模型的分析,阐述了该锁相环的各项性能指标与设计参数的关系,并由此提出了具体的设计方法,同
8 2020-12-12 -
一种Ka波段基片集成波导功率合成器的设计
笔者设计了一种结构简单,容易制造的基片集成波导功率分配器/合成器,该分配器/合成器采用渐变微带线--波导的过渡结构,并且厚度只有1.254mm。通过HFSS仿真软件,设计了一个中心
7 2021-02-01 -
基于DDS加PLL高性能频率合成器的设计与实现
结合DDS+PLL技术,采用DDS芯片AD9851和集成锁相芯片ADF4113完成了GSM1 800 MHz系统中高性能频率合成器的设计与实现。详细介绍系统中核心芯片的性能、结构及使用方法,并运用AD
13 2020-10-28 -
基于MC145156_2的PLL频率合成器设计与实现
基于MC145156-2的PLL频率合成器设计与实现
24 2019-05-28 -
基于ADF4106的锁相环频率器研究与设计
频率合成器的功能就是给收发机中的变频电路提供频率可编程的本地载波信号,是无线收发机的核心模块之一,其性能对通信系统通信质量具有重大影响。目前频率合成器主要有直接模拟频率合成技术 (DS)、锁相环频率合
19 2020-07-23 -
X波段小步进频率合成器的设计及实现
介绍一种小步进、低相位噪声的频率合成方法。采用直接数字合成(DDS)产生小步进信号,利用5 MHz整数步进锁相环与混频电路组合方式改善了合成器的杂散和相位噪声。
11 2020-10-28 -
一种基于CMOS工艺的电荷泵锁相环芯片的设计
本文介绍了一种基于CMOS工艺的电荷泵锁相环芯片的设计
13 2020-08-09
暂无评论