基于改进的分层译码算法的QC LDPC译码器设计

标准的2-4线译码器VHDL语言结构级描述设计，这个设计包含的工程文件通过ISE编译综合，经过仿真证明准确无误。

摘要:卷积码及其Viterbi译码是现代通信系统中常用的一种信道编码方法。文中介绍了Viterbi译码算法的原理,分析了Viterbi译码器的结构,然后用Verilog语言设计了一种基于Altera公

为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题,提出一种新型的适用于FPGA特点,路径存储与译码输出并行工作,同步存储路径矢量和状态矢量的译码器设计方案。该设计方案通过在ISE9.2

基于FPGA的卷积编译码器的设计与实现，实验原理，编译码器结构，仿真

本文提出了一种适用于准循环低密度校验码的低复杂度的高并行度译码器架构。通常准循环低密度校验码不适于设计有效的高并行度高吞吐茸译码器。我们通过利用准循环低密度校验码的奇偶校验矩阵的结构特点，将其转化为块

Turbo codec based on QPP interleaver

Implementation of turbo code decoder based on fpga

电力线信道的噪声干扰很强，严重影响通信系统性能。文章提出了一种适于电力线通信中LDPC码的译 码器硬件结构优化方法，并通过FPGA设计实现。算法的修正过程只包含简单的算术和逻辑运算，便于FPGA

本文的研究对象为DVB-S2标准LDPC ( Low-Density-Parity-Check)码， 分析了该标准LDPC码的编码特点，研究了LDPC码各译码算法的性能。根据 校验更新算法译码算法分为

LPDC译码算法总结归纳;LDPC译码算法及其改进算法;LLR BP算法;UMP BP-Based算法最小和或最大积;迭代APP算法;迭代APP-Based算法迭代APP+UMP BP-Based;简