一个用于流水线模数转换器的高精度、低功耗采样保持电路

摘要:介绍了一个用于高精度模数转换器,采用0.25μmCMOS工艺的高性能采样保持电路。该采样保持电路的采样频率为20MHz,允许采样信号频率为10MHz,在电源电压为2.5V的情况下,采样信号全差分

设计了一款14位、125MS/s流水线模数转换器(ADC)。通过前端采样/保持电路(SHA)消除对输入信号采样的孔径误差,采用4位结构的首级转换电路提高ADC线性性能,设计了带输入缓冲的栅压自举开关以

摘 要:介绍一种用于流水线ADC的采样保持电路。该电路选取电容翻转式电路结构,不仅提高整体的转换速度,而且减少因电容匹配引起的失真误差;同时使用栅压自举采样开关,有效地减少了时钟馈通和电荷注入效应;采

从影响ADC性能的各种非理想因素入手,在逐 一改善这些非理想因素影响的过程中得到电路的具体结构。在电路的设计上,详细分 析、设计并仿真了最影响ADC性能的两个电路模块-运算放大器和比较器:1、运算 放

0 引言 流水线模数转换器(pipeline ADC)是中高精度(10~14 bit)高速(10~500 MS/s)ADC的主流实现结构,被广泛应用于通信系统、图像设备、视频处理等系统中。作为其

电路设计方案

设计了一种低功耗16位100 MS/s的流水线A/D转换器。通过采用级间电容缩减技术,并优化增益数模转换器(MDAC)的结构,降低采样电容的面积。流水线前两级采用高性能低功耗运算跨导放大器(OTA),

高精度模数转换器ADS1211

Pipelined FPGA low power design

介绍了一个10位100 MHz,1.8 V的流水线结构模/数转换器(ADC),该ADC运用相邻级运算放大器共享技术和逐级电容缩减技术,可以大大减小芯片的功耗和面积。电路采用级联1个高性能前置采样保持单