采用单环级联分布式前馈结构(CIFF)设计并实现了一款三阶四比特量化的Σ-Δ数字调制器。噪声传递函数通过局部反馈技术进行了零点优化,并且对各系数进行CSD(Canonical Signed Digit)编码优化。系统建模仿真结果得到SNDR为120.3 dB,有效位数(ENOB)为19.7位。针对多位量化适配问题,采用数据加权平均(DWA)算法对误差进行噪声整形,以减小失配引起的非线性误差。利用增加单元DAC的方法,对DWA算法进行改进,解决了其在直流或低频周期信号下会产生杂波的问题,并对其进行系统建模与仿真。最后利用FPGA验证了IDWA-DAC系统模型的正确性,这种结构能够有效提高动态范围