EDA/PLD中的用FPGA解决65nm芯片设计难题

随着工艺技术向65nm以及更小尺寸的迈进,出现了两类关键的开发问题:待机功耗和开发成本。这两个问题在每一新的工艺节点上都非常突出,现在已经成为设计团队面临的主要问题。在设计方法上从专用集成电路(ASI

Altera宣布低功耗、低成本Cyclone III系列65-nm FPGA所有8个型号的产品级芯片实现量产。推出以来,Cyclone III系列产品已迅速应用于无线、军事、显示、汽车和工业市场的大量

Xilinx公司发布其新的 Virtex-5 系列领域优化现场可编程门阵列 (FPGA),该系列基于业界最先进的 65 纳米 (nm) 三极栅氧化层技术、突破性的新型 ExpressFabric 技术

随着TD-SCDMA进入大规模商业实验,WiMAX加入ITU成为第4个3G标准,爱立信率先完成LTE全链路高速传输试验,IMT-Advanced 开始提案征集,移动通信越来越多地呈现了多标准共存的局面

Altera公司发售65-nm Stratix III FPGA系列的首个型号产品EP3SL150。EP3SL150逻辑单元达到150K,在所有高密度、高性能可编程逻辑器件中,其功耗最低,适合高性能计

深亚微米工艺下MOS管漏电流,对MOS管漏电原因进行了详细分析。除此之外,针对目前深亚微米工艺下MOS管漏电降低技术进行了介绍。

Altera公司宣布,开始发售业界的首款65nm低成本FPGA——Cyclone:registered: III系列。Cyclone III FPGA比竞争FPGA的功耗低75%,含有5K至120K逻

除了IBM、AMD在芯片工艺上采用SOI(绝缘体上硅)技术之外,现在台湾第2大芯片代工厂商UMC联电也宣布在旗下的65nm芯片生产线上开始采用SOI技术。 绝缘体上硅(SOI)是指在一绝缘衬底上再

UART(即Universal Asynchronous Receiver Transmitter 通用异步收发器)是广泛使用的串行数据传输协议。UART允许在串行链路上进行全双工的通信。---串行外

摘要: 在FPGA 设计中, 为了成功地操作, 可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压下将导致错误的行为。在设计PLD/ FPGA 时通常采用如下四种类型时钟: 全局时钟、门控时钟、