多功能数字钟实验源码

本文基于硬件描述语言VHDL，采用自顶向下设计的思想，综合了FPGA和SPOC技术，完成了一种具有校时、计时功能的数字钟设计方案。应用了VHDL硬件描述语言的模块化设计，在FPGA中实现了数字钟分频和

利用最小系统的单片机开发板(51单片机)来设计一个多功能的数字钟,具有计数、校对时间、报时、复位等功能,可以锻炼编程能力

压缩包包含: VHD文件+实验报告(含代码) 实现功能:基本要求: 1.用LCD1602液晶屏显示所有信息; 2.年、月、日、星期和时间的时、分可手动调整; 3.精确计时,各部分之间进位转换准确; 4

本设计电路最终选用AT89C51作为主控系统来控制时钟的准时运转，采用独立式按键控制系统实现的所有功能，选用LED来显示时间等,带Proteus文件

一． 设计内容： 1、 准确计时，以数字形式显示时、分、秒的时间； 2、 小时计时要求“24翻1”，分和秒的计时为60进制。 3、 可手动较正:能进行时、分、秒的时间校正，只要将开关置于手动位置，可对

介绍了利用VHDL硬件描述语言设计的多功能数字钟的思路和技术。

基于51单片机的多功能数字钟，带源程序和protues电路仿真

基于VerilogHDL语言实现多功能数字时钟内含有程序

.

.