EDA/PLD中的VC++中串行通信程序设计
用户评论
推荐下载
-
EDA PLD中的EDA中的抢答鉴别电路QDJB的VHDL源程序
抢答鉴别电路QDJB的VHDL源程序 来源:ks99
10 2020-11-17 -
EDA PLD中的EDA中的显示译码器的VHDL源程序
EDA中的显示译码器的VHDL源程序 来源:ks99
8 2020-11-17 -
EDA PLD中的EDA中的密码锁榆人电路的设计
如图是电子密码锁的输入电路框图,由键盘扫描电路、弹跳消除电路、键盘译码电路、按键数据缓存器,加上外接的一个3×4矩阵式键盘组成。 如图 密码锁的输入电路框图 来源:ks99
3 2020-11-17 -
EDA PLD中的EDA中的电路PCB原理图的设计实例
利用晶振、电阻、电容、集成芯片74LS04、集成芯片4040等元器件设计一个能产生各种不同频率的方波信号的简易信号源,如图1所示。如图2是简易信号源电路原理图设计中的元件调用及布局、布线示意图;如图3
10 2020-11-17 -
EDA PLD中的EDA中的综合计时电路的系统设计要求
设计一个综合性的计时系统,要求能实现年、月、日、时、分、秒及星期的计数等综合计时功能,同时将计时结果通过15个七段数码管显示,并且可通过两个设置键,对计时系统的有关参数进行调整。具体系统功能面板如图所
7 2020-11-17 -
EDA PLD中的EDA中的密码锁的整体组装设计
将前面各个设计好的功能模块进行整合,可得到一个完整的电子密码锁系统的整体组装设计原理图,如图所示。 如图 密码锁的整体组装设计原理图 来源:ks99
4 2020-11-17 -
EDA PLD中的在FPGA设计中时序就是全部
当你的FPGA设计不能满足时序要求时,原因也许并不明显。解决方案不仅仅依赖于使用FPGA的实现工具来优化设计从而满足时序要求,也需要设计者具有明确目标和诊断/隔离时序问题的能力。设计者现在有一些小技巧
13 2020-10-27 -
EDA PLD中的ASIC设计中验证工具选择实例
前言 伴随着工艺技术水平的提高,当前ASIC设计规模和设计复杂度也不断的提高。合理的选择验证工具在ASIC设计过程中起了关键作用。下面就结合实际的项目开发,对比验证工具的特点,帮助大家更好
21 2020-12-12 -
EDA PLD中的在Matlab中实现FPGA硬件设计
摘要:System Generator for DSP是Xilinx公司开发的基于Matlab的DSP开发工具同时也是一个基于FPGA的信号处理建模和设计工具。文章介绍了在Matlab中使用Syst
28 2020-12-12 -
VC++与网络通信程序设计课件
VC++与网络通信程序设计课件第4章网络编程基础
26 2019-07-15
暂无评论