EDA/PLD中的ASIC设计中验证工具选择实例

FIFO (先进先出队列)是一种在电子系统得到广泛应用的器件,通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。FIFO的实现通常是利用双口RAM和读写地址产生模块来实现的。FIFO的接口信号包

摘 要:EDA技术是现代电子设计技术的核心,它在现代集成电路设计中占据重要地位。随着深亚微米与超深亚微米技术的迅速发展,FPGA设计越来越多地采用基于VHDL的设计方法及先进的EDA工具。本文详细阐述

最近提出了有关3D IC的三个问题:什么是3D IC,它们是否实际可行,以及它们有什么不同?这些问题的答案可能多种多样,但半导体业确实正在逐渐地为传统二维摩尔定律标尺增加一个垂直维度(即堆叠)。

Actel公司推出全新Icicle? 工具套件,进一步彰显业界最低功耗现场可编程门阵列 (FPGA) 在便携式解决方案中的优势。新工具套件充分利用Actel的5微瓦 (μW) IGLOO? FPGA,

摘要:SoC是超大规模集成电路的发展趋势和新世纪集成电路的主流。其复杂性以及快速完成设计、降低成本等要求,决定了系统级芯片的设计必须采用IP(Intellectual Property)复用的方法。本

如图是电子密码锁的输入电路框图,由键盘扫描电路、弹跳消除电路、键盘译码电路、按键数据缓存器,加上外接的一个3×4矩阵式键盘组成。 如图 密码锁的输入电路框图 来源:ks99

设计一个综合性的计时系统,要求能实现年、月、日、时、分、秒及星期的计数等综合计时功能,同时将计时结果通过15个七段数码管显示,并且可通过两个设置键,对计时系统的有关参数进行调整。具体系统功能面板如图所

将前面各个设计好的功能模块进行整合,可得到一个完整的电子密码锁系统的整体组装设计原理图,如图所示。 如图 密码锁的整体组装设计原理图 来源:ks99

系统级芯片(SoC)设计服务供应商正面临越来越大的压力,需要不断增强其设计和服务的灵活性。随着灵活性的增加又要求供应商更加仔细地验证整个系统,而仿真则是验证的核心。本文以通用控制器为例,讨论仿真在功能

当你的FPGA设计不能满足时序要求时,原因也许并不明显。解决方案不仅仅依赖于使用FPGA的实现工具来优化设计从而满足时序要求,也需要设计者具有明确目标和诊断/隔离时序问题的能力。设计者现在有一些小技巧